Python俱乐部
Python
小课题
京东优惠券
侧边栏
vlsi:icc:write-verilog
Post Route Write Verilog
Write verilog for STA:
set dir . set topLevel zx211000_htm set version 0818_1320 ###### Name changes ## using icc native command (extra rule for some LSI legacy tools) define_name_rules verilog -case_insensitive change_names -hierarchy -rules verilog -verbose write_verilog -no_unconnected_cells ${dir}/${topLevel}.${version}.v
vlsi/icc/write-verilog.txt · 最后更改: 2010/08/18 05:56 (外部编辑)
除额外注明的地方外，本维基上的内容按下列许可协议发布： CC Attribution-Share Alike 4.0 International
